주메뉴바로가기본문바로가기
비즈한국 비즈한국

CXMT của Trung Quốc dự kiến ra mắt ‘4F²’ trong năm nay: Có gì khác biệt so với DRAM hiện tại?

[비즈한국] Việc công ty bán dẫn bộ nhớ ChangXin Memory Technologies (CXMT) của Trung Quốc thông báo sẽ ra mắt sản phẩm dành cho máy chủ áp dụng cấu trúc DRAM thế hệ mới trong năm nay đang thu hút sự chú ý vào năng lực cạnh tranh công nghệ của Samsung Electronics và SK Hynix. Nguyên nhân là do một công ty Trung Quốc đang lên kế hoạch thương mại hóa các công nghệ mà các doanh nghiệp trong nước vẫn đang trong quá trình phát triển trước cả họ.

Tuy nhiên, việc ra mắt sản phẩm áp dụng công nghệ mới và sản xuất hàng loạt ổn định là hai vấn đề khác nhau. Ngay cả khi thay đổi cấu trúc ô nhớ để tăng mật độ tích hợp, để đảm bảo hiệu suất thực tế và lợi thế về giá thành, doanh nghiệp vẫn phải ổn định tỷ lệ năng suất (yield) và vượt qua quy trình kiểm định chất lượng của khách hàng. Mặc dù tuyên bố của CXMT có thể được xem là tín hiệu của cuộc đua công nghệ, nhưng giới chuyên gia nhận định rằng còn quá sớm để coi đây là sự thu hẹp khoảng cách công nghệ với các doanh nghiệp Hàn Quốc.

Việc CXMT của Trung Quốc thông báo ra mắt sản phẩm máy chủ áp dụng cấu trúc DRAM thế hệ mới ‘4F²’ trong năm nay đang thu hút sự chú ý vào cuộc cạnh tranh công nghệ với các công ty bộ nhớ Hàn Quốc. Ảnh chụp toàn cảnh trụ sở CXMT tại Hợp Phì, tỉnh An Huy, Trung Quốc. Ảnh = Tân Hoa Xã/Yonhap News

4F², giải pháp thay thế vượt qua giới hạn thu nhỏ kích thước…

Chủ tịch CXMT, Cao Kan-yu, đã thông báo tại Hội nghị Mạch tích hợp và Chiplet lần thứ 4 tổ chức tại Thượng Hải vào ngày 10 rằng hãng sẽ ra mắt mô-đun bộ nhớ DDR5 dành cho máy chủ (RDIMM) áp dụng cấu trúc 4F² (4F-square) vào cuối năm nay. RDIMM là sản phẩm được sử dụng trong các máy chủ trung tâm dữ liệu, đòi hỏi độ ổn định và khả năng tương thích cao. Điều này cho thấy CXMT, vốn chủ yếu tập trung vào bộ nhớ tiêu dùng, đang mở rộng phạm vi kinh doanh sang thị trường máy chủ.

4F² là công nghệ giúp giảm diện tích ô nhớ, đơn vị lưu trữ dữ liệu nhỏ nhất trong DRAM. Nếu thu nhỏ diện tích ô nhớ từ cấu trúc 6F² đang phổ biến hiện nay xuống 4F², về lý thuyết, diện tích có thể giảm khoảng 33%. DRAM truyền thống sử dụng cấu trúc sắp xếp các bóng bán dẫn (transistor) tạo nên ô nhớ theo chiều ngang. Điều này có nghĩa là có thể lưu trữ nhiều dữ liệu hơn trên cùng một kích thước bán dẫn hoặc chế tạo chip có dung lượng tương đương với kích thước nhỏ hơn.

Đây là cách tiếp cận khác với việc thu nhỏ kích thước (miniaturization) bằng cách giảm độ rộng đường dẫn mạch, và nó đang được chú ý như một giải pháp thay thế để vượt qua những khó khăn khi cải thiện mật độ tích hợp vốn ngày càng trở nên phức tạp.

Các sản phẩm DRAM dựa trên DDR5 và LPDDR5X do công ty bán dẫn CXMT của Trung Quốc sản xuất. Ảnh = CXMT

Mấu chốt nằm ở phương pháp đặt bóng bán dẫn vào không gian chật hẹp. Khác với cấu trúc ô nhớ phẳng truyền thống, 4F² dựng đứng bóng bán dẫn để tối ưu hóa việc sử dụng không gian. CXMT cho biết họ đã hiện thực hóa điều này bằng bóng bán dẫn ‘Cổng bao quanh theo chiều dọc (VSG)’ tự phát triển. Đây là cấu trúc mà cổng (gate) bao quanh kênh dẫn (channel) được dựng đứng để kiểm soát dòng điện và ngăn chặn dòng rò. Theo công ty, họ cũng đã thiết kế lại quy trình sản xuất hiện có để làm được điều này.

Tuy nhiên, chỉ riêng việc giảm diện tích ô nhớ không đảm bảo tính cạnh tranh của sản phẩm. Trong không gian chật hẹp, việc kiểm soát chính xác dòng điện và duy trì đặc tính bảo toàn dữ liệu là rất quan trọng. Phải xác nhận được tốc độ hoạt động thực tế, hiệu suất năng lượng và cả tỷ lệ năng suất thì mới có thể đánh giá được khả năng cạnh tranh sản xuất hàng loạt của công nghệ mới.

Thương mại hóa trước Samsung và SK, liệu có khả thi?

Các doanh nghiệp Hàn Quốc cũng đang phát triển 4F² như một công nghệ DRAM thế hệ tiếp theo. Song Jae-hyuk, Giám đốc công nghệ (CTO) kiêm Chủ tịch của Samsung Electronics, khi được hỏi về việc phát triển công nghệ này tại triển lãm bán dẫn (SEDEX 2026) vào ngày 14, đã trả lời rằng: “Có” và “Chúng tôi đang nỗ lực hết mình”. Trong ngành, giới phân tích cho rằng Samsung Electronics đang thúc đẩy áp dụng cấu trúc 4F² dựa trên bóng bán dẫn kênh dọc (VCT) vào quy trình ‘D0a’.

SK Hynix cũng đã công khai lộ trình công nghệ áp dụng 4F² VG (Vertical Gate) và liên kết tấm wafer (wafer bonding) cho DRAM dưới 10nm vào năm ngoái.

Trong giới chứng khoán, khoảng cách công nghệ quy trình DRAM giữa Samsung Electronics và CXMT được ước tính là từ 5 đến 7 năm dựa trên thời điểm sản xuất hàng loạt. KB Securities cũng chỉ ra rằng nhu cầu thương mại và thị trường cho các sản phẩm áp dụng cấu trúc 4F² vẫn chưa hình thành rõ nét. Chỉ khi kiểm định được hiệu suất, tỷ lệ năng suất, lợi thế giá thành, chứng nhận từ khách hàng và năng lực sản xuất hàng loạt, mới có thể đánh giá được năng lực cạnh tranh thực tế trên thị trường.

Nếu CXMT ra mắt sản phẩm vào cuối năm nay đúng như kế hoạch, họ sẽ đi trước về mặt thời gian so với Samsung Electronics, vốn dự kiến thương mại hóa vào khoảng năm 2028.

Samsung Electronics và SK Hynix cũng đang phát triển ‘4F²’, công nghệ DRAM thế hệ mới giúp tăng mật độ tích hợp bằng cách giảm diện tích ô nhớ. Với việc CXMT thông báo ra mắt sản phẩm trong năm nay, tỷ lệ năng suất sản xuất thực tế và khả năng đảm bảo lợi thế về giá thành được coi là chìa khóa của cuộc cạnh tranh công nghệ. Ảnh = Bizhankook DB

CXMT cho biết họ đã nghiên cứu cấu trúc 4F² từ khi thành lập vào năm 2016 và đã công bố khoảng 300 bằng sáng chế liên quan. Tuy nhiên, các thông tin cụ thể về dung lượng, tốc độ xử lý, quy mô sản xuất và danh sách khách hàng của sản phẩm mới này vẫn chưa được công bố. Cần thêm thông tin để đánh giá chính xác thời điểm sản xuất hàng loạt và năng lực cung ứng.

Giảm ô nhớ có đồng nghĩa với giảm chi phí?

Trong ngành, việc CXMT tìm cách tăng mật độ tích hợp bằng cách thay đổi cấu trúc ô nhớ được coi là hệ quả của việc khó tiếp cận thiết bị quang khắc cực tím (EUV) do các lệnh trừng phạt xuất khẩu của Mỹ nhắm vào Trung Quốc. Vì bị hạn chế trong việc thu nhỏ kích thước (miniaturization) bằng cách giảm độ rộng đường dẫn, họ chọn cách tiếp cận bù đắp bằng đổi mới cấu trúc. Được biết, CXMT đã hiện thực hóa các mạch điện bằng cách lặp lại nhiều lần quy trình quang khắc và tạo hình mà không cần đến EUV.

Vấn đề nằm ở độ khó của quy trình và chi phí sản xuất. Việc hiện thực hóa cấu trúc theo chiều dọc đòi hỏi kiểm soát quy trình khắt khe, dẫn đến tỷ lệ năng suất ban đầu có thể thấp. Phương pháp lặp lại quy trình tạo hình cũng là yếu tố làm tăng thời gian và chi phí sản xuất. Ngay cả khi tăng sản lượng bằng cách giảm diện tích ô nhớ, nếu tỷ lệ lỗi cao thì rất khó để giảm giá thành trên mỗi chip. Các công ty Hàn Quốc cũng đang phát triển công nghệ tương tự, nhưng các phân tích chỉ ra rằng việc áp dụng vào sản xuất hàng loạt thực tế cần phải xem xét cả tính kinh tế của quy trình và nhu cầu thị trường.

Ngay sau thông báo của CXMT, vào ngày 13, cổ phiếu của Samsung Electronics và SK Hynix đã giảm mạnh lần lượt 7,39% và 10,09%. Phản ứng nhạy cảm của thị trường không chỉ đến từ công nghệ mà còn là sự kết hợp của nỗi lo về tốc độ đuổi theo và sản lượng từ phía Trung Quốc.

Điều này được hiểu là do tâm lý lo ngại về sự trỗi dậy của đối thủ, kết hợp với việc nhấn mạnh khả năng mở rộng nguồn cung từ phía doanh nghiệp Trung Quốc. Năng lực sản xuất wafer DRAM của CXMT dự kiến sẽ tăng lên mức 350.000 tấm/tháng vào cuối năm nay. Theo công ty nghiên cứu thị trường TrendForce, thị phần DRAM toàn cầu của CXMT trong quý 2 năm nay đã tăng lên 9,5% theo doanh thu, đứng thứ 4 thế giới. Việc niêm yết trên sàn chứng khoán Thượng Hải vào tháng 7 cũng đã mở rộng nền tảng huy động vốn của công ty. Trong bối cảnh nghi ngờ về tính bền vững của cơn sốt bộ nhớ do nhu cầu AI thúc đẩy ngày càng tăng, khả năng mở rộng nguồn cung từ Trung Quốc càng trở nên đáng chú ý.

Tính đến lúc đóng cửa thị trường ngày 15, Samsung Electronics giao dịch ở mức 210.000 Won và SK Hynix ở mức 1.258.000 Won.

Bài viết này được dịch tự động bởi AI. Có thể có sai lệch so với bài viết gốc bằng tiếng Hàn.
강은경 기자

기술과 산업을 취재하고 씁니다.

gong@bizhankook.com
저작권자 ⓒ 비즈한국 무단전재 및 재배포 금지